Samsung、Eudyna Devices和EpiValley三大公司，近日發(fā)布了關(guān)于減弱大功率LED靜電危害的方法的最新研究成果。

                                          靜電放電（ESD）
靜電放電（ESD）傷害通常是指脈沖時(shí)間。少于100納秒的高能量靜電脈沖，高能靜電脈沖釋放出的能量能夠在半導(dǎo)體材料上融化出孔洞（如圖），生成小裂紋，延伸到LED材料的表面。據(jù)美國(guó)國(guó)家標(biāo)準(zhǔn)學(xué)會(huì)（ANSI）對(duì)半導(dǎo)體產(chǎn)業(yè)的調(diào)查顯示，靜電放電傷害導(dǎo)致的平均產(chǎn)品損失在8%～33%。

來(lái)自首爾國(guó)民大學(xué)（Kookmin University）和慶熙大學(xué)（Kyung Hee University）的研究人員，攜手EpiValley公司LED制造商共同研究，以提高氮化銦鎵（InGaN ）LED電容（capacitance）。為了增加電容，韓國(guó)研究人員改變了在生長(zhǎng)量子阱前的10nm厚的n型GaN薄膜的硅摻雜濃度，濃度從3×1018 cm-3變到2×1019 cm-3。當(dāng)量子阱生長(zhǎng)之后，如果將200nm厚的p型GaN薄膜中的鎂摻雜濃度調(diào)整為4×1019 cm-3，效果會(huì)更好。

                                           電氣過(guò)載（EOS）
毫秒級(jí)的靜電所具有的能量可以造成金接觸或氮化物層的融化這樣大規(guī)模的破壞（如圖所示）。在大多數(shù)情況下，這個(gè)現(xiàn)象可以通過(guò)在LED附近的焊墊（bond pad）被觀測(cè)到。事實(shí)上，ESD與EOS之間的差異很難區(qū)分。

盡可能的減小二極管耗盡區(qū)的寬度能夠獲得更高的電容，與鎂摻雜相比，在反向偏壓（reverse bias）下，提高硅摻雜濃度可以降低LED的n型區(qū)中載流子耗盡區(qū)的寬度。在人體模式ESD測(cè)試中，具有低的硅摻雜濃度的LED在500V的反向偏壓下，合格率只有27%。相對(duì)應(yīng)的是，在具有高的硅摻雜濃度的LED在7000V的反向偏壓下，合格率達(dá)到了94%。

4月16日，日本化合物半導(dǎo)體制造商Eudyna Devices公司在美國(guó)申請(qǐng)了一項(xiàng)應(yīng)用專利，在通過(guò)襯底GaN LED外延層的地方，簡(jiǎn)單地增加了一個(gè)額外加熱處理工藝，就提高了LED的ESD耐受能力。他們把量子阱有源區(qū)（MQW active region）加熱到975℃，以改善其晶體質(zhì)量。在隨后的p型GaN層外延生長(zhǎng)時(shí)，溫度降低超過(guò)150℃，以確保摻雜的鎂不會(huì)擴(kuò)散到有源區(qū)。

Eudyna公司的研發(fā)團(tuán)隊(duì)聲稱，在高電壓下能夠擴(kuò)展的晶體缺陷和污染了多量子阱區(qū)域的鎂摻雜都會(huì)降低LED的ESD耐受能力。實(shí)際上，沒有鎂污染多量子阱和沒有加熱處理多量子阱的LED的耐ESD電壓分別是500V和571V，而使用了上述專利中所描述的方法，LED的ESD耐受電壓則可以提高到 3857V。

4月16日，韓國(guó)三星在美國(guó)申請(qǐng)了兩項(xiàng)應(yīng)用專利，公布其開發(fā)出新的方法來(lái)改善ESD性能，即在結(jié)構(gòu)層中使用過(guò)渡金屬元素釔或鈧，可以增加器件多量子阱下面的電子發(fā)射層的生長(zhǎng)溫度。

                                        三星采用GaYN和GaScN層
使用GaYN/AlGaN或GaScN/AlGaN來(lái)代替InGaN，可使位于多量子阱下面的電子發(fā)射層的生長(zhǎng)溫度提升至1000℃或以上，這樣晶體質(zhì)量就會(huì)更好，使得LED可以具備更好地抵抗ESD的能力。GaYN/AlGaN或GaScN/AlGaN層具有更好的電流擴(kuò)散效果，而且還有助于提高LED的抗ESD能力。

一般情況下，人們是采用氮化銦鎵（InGaN）來(lái)制作電子發(fā)射層，但是銦（In）的沉積溫度會(huì)超過(guò)1000℃，而采用GaYN/AlGaN或GaScN/AlGaN層來(lái)代替InGaN，In的生長(zhǎng)溫度則有可能會(huì)降到1000℃或以下。在提高了晶體質(zhì)量的同時(shí)，電子發(fā)射層的帶隙有助于提供好的電流擴(kuò)散能力，可以降低LED的驅(qū)動(dòng)電壓和進(jìn)一步提高LED的抗ESD電壓能力。

歐司朗光電半導(dǎo)體LED應(yīng)用工程經(jīng)理Joachim Reill指出，以上方法有助于提高LED芯片的產(chǎn)量和可靠性，還可以簡(jiǎn)化LED封裝工藝。目前，為了降低ESD對(duì)LED的危害，通常在LED封裝時(shí)安裝一個(gè)ESD二極管，如果以后芯片具有很強(qiáng)的抗ESD能力時(shí)，則無(wú)需使用這個(gè)ESD二極管了。